Schaltungstechniken zur Erzeugung geheimer, reproduzierbarer Schlüssel

(M. Harter)

Traditionellerweise generieren kryptographische Systeme den geheimen Schlüssel mithilfe eines Zufallsgenerators (z.B. durch Ausnutzung des thermischen Rauschens einer Rauschquelle) und speichern diesen in einem Teil des Kryptosystems, z.B. in einem EEPROM. Mittels einer Vielzahl von Analyseverfahren können diese Daten aus einem solchen Speicher ausgelesen werden, allein aufwändige und teure Schutzmaßnahmen (z.B. sensor-versiegelte Gehäuse) sind in der Lage, einem Angriff vorzubeugen oder einen solchen über Sensoren elektronisch zu erkennen.

Neuere Techniken zur Erzeugung reproduzierbarer Schlüssel nutzen die unvermeidbaren Schwankungen der physikalischen Parameter bei der Herstellung von Chips, z.B. die Schwellenwertdispersion von Transistoren oder die Laufzeitunterschiede von Logikgattern. Solche Verfahren machen eine Speicherung des Schlüssels überflüssig, da er jederzeit aus den physikalischen Parametern elektronisch wiedergewonnen bzw. reproduzierbar errechnet werden kann. Nachteilig ist hierbei jedoch die starke Abhängigkeit von Betriebsparametern wie Temperatur und Versorgungsspannung und die geringe Auslesegeschwindigkeit des Schlüssels.

Entwurfsansicht eines Clusters mit 12.568 fF (typ.).

3D-Ansicht des Clusters mit 12.568 fF (typ.).

In der vorliegenden Arbeit wurde ein neuartiges Konzept zur Erzeugung reproduzierbarer Schlüssel erarbeitet, das hohe Sicherheit mit geringer Betriebsparameterabhängigkeit in sich vereint. Als Besonderheit ermöglicht es das Verfahren, ohne Speicherung einen festen, einmaligen Schlüssel in die Chips einer ganzen Produktionsreihe einzuprägen, im Gegensatz zu den zufallsverteilten, individuellen Schlüsseln herkömmlicher Lösungen, bei denen der Schlüssel jedes Chips einmalig vorhanden ist. Dadurch wird es möglich, eine Vielzahl in einer Anwendung eingebundener Chips an einer geheimen Information teilhaben zu lassen ohne einen aufwändigen Schlüsselaustausch oder bereits geschützte Kommunikationskanäle. Denkbar ist ein solches Szenario in RFID-Anwendungen wie "Smart Labels" oder im Bereich "Ambient Intelligence, Ubiquitious Computing, Smart (Silicon) Dust", bei dem winzige Chips in großen Mengen eingesetzt werden, um sich miteinander zu vernetzen und Daten auszutauschen und zu bearbeiten.

Das Schaltungsprinzip basiert auf der relativen, hochgenauen Messung der elektrischen Kapazität von winzigen, dreidimensionalen Leitungsstrukturen, die durch einen speziellen random-walk Algorithmus in zufälliger Weise erzeugt wurden. Diese Leitungsstrukturen, die sogenannten Kapazitätscluster, sind in ihrer Art bisher einzigartig und bilden den Kern des Verfahrens. Ein solcher Cluster ist in seiner Entwurfsansicht (Layout) in der linken Abbildung beispielhaft gezeigt.

Eine Vielzahl solcher Cluster wurde mithilfe moderner EDA-Software skriptgesteuert und vollautomatisch erzeugt und anschließend extrahiert, um ihre elektrische Kapazität zu bestimmen. Eingesetzt wurden hierfür sogenannte Field-Solver, die in der Lage sind, die Verteilung des elektrischen Feldes hochgenau numerisch zu berechnen. Der gezeigt Cluster wurde mit 12.568 Femtofarad unter Annahme typischer Bedingungen des eingesetzten 0.35µm Prozesses angegeben.

Im rechten Bild ist die mit einer 3D-Modellierungssoftware (POV-Ray) aus dem Layout erstellte, dreidimensionale Ansicht gezeigt. In der Schrägansicht erkennt man den komplexen Aufbau der Metall- bzw. Polysiliziumlagen. Die Bereiche dazwischen sind mit Siliziumdioxid als Isolator gefüllt (nicht gezeigt). Nur mit Kenntnis der exakten dreidimensionalen Struktur und des genauen Kantenverlaufs jeder einzelnen Leitungsbahn ist es einem Angreifer möglich, die genaue Kapazität mit Field-Solver Extraktoren zu bestimmen. Selbst die gezeigte, vom Entwurf stammende Ansicht reicht hierfür nicht aus, da die herstellungsbedingten Unschärfen und Ungenauigkeiten zur Entwurfszeit grundsätzlich unbekannt sind und somit nicht berücksichtigt werden können.

Zelle mit 4 Clustern.

Die Messung der elektrischen Kapazität der Cluster geschieht mit einer Schaltung, die auf dem Prinzip der Ladungspumpe basiert. Jeder einzelne der verschiedenen Cluster kann über einen minimum-size Transistor hinzugeschaltet werden. Jeweils zwei der Cluster bilden ein Paar bzw. Bit. In der linken Abbildung ist eine Zelle mit insgesamt vier Clustern zu sehen, die von einem sogenannten Guard-Ring umgeben sind, um sie von weitreichenden elektrischen Feldern nach außen zu isolieren. Die Schaltransistoren sind an den inneren Rändern zu erkennen, der Pumpentransistor befindet sich spiegelsymmetrisch in der Mitte. In der hier gezeigten Layoutversion beträgt die Größe der Zelle 46 µm x 31.5 µm.

Layout des Testchips.

Für dieses Verfahren wurde ein Testchip (rechts) in der 0.35 µm CMOS-Technologie von Austria Microsystems (AMS) gefertigt. Auf ihm sind insgesamt 2064 Cluster und Teststrukturen auf einer Fläche von ca. 5.5 Quadratmillimetern integriert. Die Ergebnisse der Messungen werden nach ihrer Auswertung veröffentlicht.