VLSI-Design im WS16/17
Organisatorisch
- Vorlesung + Übung: Montags, 09:15-10:45 und 11:00-12:30.
- Ort: CIP Pool des KIP
- Die Prüfungen zur Vorlesung und zur Übung sind mündlich. Bitte machen Sie mit dem Dozenten einen Termin aus!
Vorlesungsfolien (© Peter Fischer)
- Introduction (174.6 KB)
- Design Flow (1.5 MB)
- Schematics (910.5 KB)
- Layout: Introduction (348.5 KB)
- Skill (598.6 KB)
- Design Regeln (488.6 KB)
- Aktive Bauelemente (8.5 MB)
- Mixed Mode Simulation (1.1 MB)
- SRAM und CAM Basics (1.7 MB)
- Herstellung (20.5 MB)
- Parasitic Extraction & Simulation (1.3 MB)
Übungen (© Peter Fischer)
- 0: Remote Login (196.2 KB)
- 1: Getting Started (515.1 KB)
- 2: Schematich & Hierarchy (365.5 KB)
- 3: Advanced Nets (190.1 KB)
- 4: A first Layout (879.7 KB)
- 5: DRC (328.6 KB)
- 6: Skill (227.0 KB)
- 7: LVS (646.1 KB)
- 8: CAM (Part 1) (184.2 KB)
- 9: CAM (Part 2) (96.1 KB)
- 10: CAM (Part 3, sense amplifier) (135.2 KB)