Vorlesung im WS 2017/18: Digitale Schaltungstechnik

Klausur:

• Die Klausur der DST findet am 20.2., 9:15 statt. Dauer: 90min. Ort: INF 205 (Mathematikon), Seminarraum 9
• Klausuranmeldung: bis 16.2. verbindlich per Email mit Name, Matrikelnummer und Studiengang an
• Rückgabe der FPGA-Boards: Bitte zur Klausur mitbringen oder in Mannheim abgeben.

Termine:

• Vorlesung: Mittwochs, 9:15-10:45, Beginn: 18.10.2017 INF 205 (Mathematikon), Seminarraum 9
• Übung: Dienstags, 9:15-10:45, Beginn: 24.10.2017 INF 205 (Mathematikon), Seminarraum 9
• Betreuung: , ZITI, Mannheim, B6, 26, Raum B3.07, Telefon 0621-181-2727.

Vorlesungsfolien (des letzten Jahres, © Peter Fischer):

• Einführung (3.3 MB)
• Geschichte (29.2 MB)
• Logik und Gatter (4.1 MB)
• Karnaugh Tafeln (1.7 MB)
• Kombinatorik und Flipflops (4.4 MB)
• Getaktete Schaltungen (3.3 MB)
• PALs, FPGAs und Co. (6.1 MB)

Weiterführende Texte für Interessierte (© Peter Fischer):

• Herleitungen zu Maximum Length Shift Registers (251.3 KB)
• Herleitungen zu Diode und Transistor (415.2 KB)

Übungsblätter

• Blatt 1 (162.8 KB) (Inbetriebnahme der Nexys2-Platine)
• Blatt 2 (124.6 KB) (Schaltalgebra, Taktteiler)
• Verilog-Folien (5.4 MB)
• Blatt 3 (115.0 KB) (CMOS-Gatter, Simulation) Testbench Template
• Blatt 4 (103.9 KB) (Verilog, Taktteiler)
• Blatt 5 (127.6 KB) (Entprellen, 7-Segmentanzeige)
• Blatt 6 (41.6 KB) (Stoppuhr)
• Blatt 7 (45.3 KB) (Reaktionstester)
• Blatt 8 (50.5 KB) (Timing)
• Blatt 9 (43.7 KB) (Paritygenerate FSM)
• Blatt 10 (48.5 KB) (Codeschloss)
• Blatt 11 (33.8 KB) (PWM)
• Die letzte Übung findet am 06.02. statt.

Externe Links

Digilent Nexys2 Board

• Homepage
• Reference Manual
• Schematics
• User Constraint File
• Verification Project
• Adept 2 Software zur Kommunikation mit dem Board

Xilinx

• Homepage
• ISE WebPack Software zum Erstellen der FPGA-Konfigurationsdatei
• Synthesis and Simulation Design Guide
• XST User Guide

Weitere externe Links sind auf der Hauptseite Lehre gesammelt.