Digitale Schaltungstechnik
Klausur:
- Die Klausur findet am Mittwoch, 15.2.2023, 9:15 in INF 350 (OMZ) Seminarraum U014 statt. Dauer: 90 Minuten.
- Klausuranmeldung bis 13.2 verbindlich per Email mit Name, Matrikelnummer und Studiengang an
Infos:
- Rückgabe der FPGA-Boards, wenn nicht noch für Klausurvorbereitung oder Projektarbeit benötigt:
Bitte bei Christian Kreidl im Büro abgeben, ins Postfach "SUS" gegenüber Raum 428 einwerfen oder zur Klausur mitbringen. - Vorlesung: Mittwochs, 9:15-10:45, OMZ U012
- Übung: Mittwochs, 11:15-12:45, OMZ U012
Betreuung:, ZITI, INF368, 4.OG, Raum 422, Tel. 06221 54-16402.
Vorlesungsfolien (des vergangenen Jahres) (© Peter Fischer):
Einführung (2.0 MB)
Geschichte (14.8 MB)
Logik und Gatter (3.7 MB)
Karnaugh Tafeln (1.7 MB)
Kombinatorik und Flipflops (4.4 MB)
Getaktete Schaltungen (3.3 MB)
PALs, FPGAs und Co. (6.1 MB)
Diode und Transistor (1.0 MB)
Speicher (2.1 MB)
SystemVerilog (325.0 KB)
Weiterführende Texte für Interessierte (© Peter Fischer):
Herleitungen zu Maximum Length Shift Registers (251.2 KB)
Herleitungen zu Diode und Transistor (745.3 KB)
Übungsblätter
Blatt 1 (167.0 KB) (Ausgabe und Inbetriebnahme der Nexys2-Platine, Taktteiler)
Verilog-Folien (5.4 MB) (Einführung in Verilog in der Übung)
Blatt 2 (136.2 KB) (Verilog: Simulation, Taktteiler) Testbench_template.v
Blatt 3 (123.8 KB) (Schaltalgebra, Karnaugh, Lauflicht)
Blatt 4 (54.7 KB) (Timing, 7-Segment-Anzeige)
Blatt 5 (133.7 KB) (CMOS, Entprellen) —
Tastenentprellen Lösung (15.5 KB)
Blatt 6 (41.7 KB) (Stoppuhr) —
Stoppuhr Lösung (10.6 KB)
Blatt 7 (43.3 KB) (Parity Generate)
Blatt 8 (47.5 KB) (Codeschloss)
Blatt 9 (63.7 KB) (Ampelsteuerung) — letztes Übungsblatt
- Aktualisiert:
MSc-Übungsblatt Funkuhr (200.2 KB) —
Funkuhr Bitfile und Infos (614.6 KB)
Tastatur Bitfile und Infos (9.0 KB)
Projektarbeit (75.3 KB)
Externe Links
State Machine Design
- Design Techniques and Coding
- Design with System verilog (C.H.Cummings, H. Chambers)
- Efficient Coding (C.H.Cummings)
Digilent Nexys2 Board
- Homepage
-
Reference Manual
-
Schematics
-
User Constraint File
-
Verification Project
- Adept 2 Software zur Kommunikation mit dem Board
Xilinx
- Homepage
- ISE WebPack Software zum Erstellen der FPGA-Konfigurationsdatei
- ISE WebPack Download
- Synthesis and Simulation Design Guide
- XST User Guide
Weitere externe Links sind auf der Hauptseite Lehre (ganz unten) gesammelt.