VLSI-Design im WS17/18

Organisatorisch

• Vorlesung + Übung: Montags, 09:00-10:45 und 11:00-13:00
• Ort: CIP Pool des KIP (INF 227, Raum 1.401)
• Die Prüfungen zur Vorlesung und zur Übung sind mündlich. Bitte machen Sie mit dem Dozenten einen Termin aus!

Vorlesungsfolien (© Peter Fischer)

• Introduction (141.7 KB)
• Design Flow (1.4 MB)
• Schematics (871.0 KB)
• Layout: Introduction (348.5 KB)
• Design Regeln (488.6 KB)
• Skill (598.6 KB)
• Aktive Bauelemente (8.5 MB)
• Herstellung (20.5 MB)
• Mixed Mode Simulation (1.0 MB)

Übungen (© Peter Fischer)

• 0: Remote Login (196.2 KB)
• 1: Getting Started (312.7 KB)
• 2: Schematics & Hierarchy (168.7 KB)
• 3: A first Layout (879.7 KB)
• 4: DRC (328.6 KB)
• 5: LVS (520.1 KB)
• 6: Skill (227.0 KB)
• 7: CAM (Part1) (184.2 KB)
• 9: CAM (Part3, sense amplifier) (135.2 KB)