VLSI-Design im WS17/18

Organisatorisch

• Vorlesung + Übung: Montags, 09:15-10:45 und 11:00-12:30.
• Ort: Wahrscheinlich CIP Pool des KIP

Vorlesungsfolien (vom letzten Jahr, © Peter Fischer)

• Introduction (174.6 KB)
• Design Flow (1.5 MB)
• Schematics (910.5 KB)
• Layout: Introduction (444.8 KB)
• Skill (845.7 KB)
• Design Regeln (642.6 KB)
• Aktive Bauelemente (8.5 MB)
• Mixed Mode Simulation (1.1 MB)
• SRAM und CAM Basics (1.7 MB)
• Herstellung (20.5 MB)
• Parasitic Extraction & Simulation (1.3 MB)