VLSI-Design
Benotetes Design Projekt
Anstelle einer Klausur soll das vollständige Design einer 'kleinen' Schaltung entworfen werden, also
Schematics, (Mixed Mode) Simulationen und Layout. Eine regelmäßige Bearbeitung der Übungen ist
dazu unbedingt notwendig! Die diesjährige Aufgabenstellung ist
hier (233.8 KB) beschrieben.
Die Abgabe des Berichts muss spätestens bis zum Beginn des Sommersemesters (also bis 15.4.23) erfolgen.
Cadence Nutzung
Zur Nutzung von Cadence muss dem 'Cadence End User Agreement' zugestimmt werden, das unter diesem
Link am KIP eingesehen werden kann.
Ebenso muss ein NDA zur Nutzung der vewendeten CMOS Technologie unterzeichnet werden.
Vorlesungsfolien, aktuelle Versionen (© Peter Fischer)
Übungen (© Peter Fischer)
Nützliche externe Links:
Diode, Transistor, Herstellung
Verschiedenes: